Гибридный реконфигурируемый вычислитель. Руководствo программиста.
| Часть 1 Руководства – | Примеры разработки схем на Автокоде HDL — иллюстрация разработки простейших схем с использованием основополагающих языковых конструкций базового Автокода. Эта часть Руководства является самостоятельным документом. Для его понимания не требуется никакой предварительной подготовки. В то же время, для понимания всех последующих частей настоящего Руководства, уверенное владение сведениями, изложенными в Части 1, совершенно необходимо. В приложении приведены исходные тексты всех примеров. |
| Часть 2 Руководства – | Описание базового языка Автокод HDL. |
| Часть 3 Руководства – | Описание языка Автокод Stream. |
| Часть 4 Руководства – | Библиотечные компоненты и функции — описание библиотечных компонентов, обращения к которым транслятор Автокода генерирует автоматически, при трансляции некоторых языковых конструкций. Описание интерфейсных функций доступа, используемых управляющей программой для взаимодействия со схемой |
Введение
Гибридный реконфигурируемый вычислитель – это универсальная ЭВМ, снабженная реконфигурируемым вычислительным модулем на базе ПЛИС. Вычислительная задача в целом решается на универсальной ЭВМ, некоторые вычислительно емкие фрагменты для ускорения счета реализуются в реконфигурируемом вычислительном модуле.
Для прикладного программиста использование реконфигурируемого модуля обычно выглядит, после выполнения необходимых подготовительных шагов, как обращение к функции (подпрограмме).
Универсальную ЭВМ в составе гибридного вычислителя будем далее для краткости называть процессором, а выполняющуюся на нем часть приложения – программой. Соответственно, реконфигурируемый вычислительный модуль будем называть сопроцессором, а описание реализуемой им вычислительной процедуры – схемой. Программа общается со схемой посредством набора функций доступа. Схема общается с программой через стандартный интерфейс схемы.
Рис. 1. Общая структура гибридного реконфигурируемого вычислителя.
Тексты схем записываются на специальном языке "программирования" (правильнее в данном случае - "на языке схемотехнического проектирования") под названием Автокод. По своей модели программирования (то есть по набору основных понятий, заложенных в язык) Автокод похож на языки профессионального схемотехнического проектирования - VHDL и Verilog. Однако, в отличие от этих языков, Автокод, с одной стороны, предельно упрощен в части конкретной реализации этих понятий, с другой стороны - расширен некоторыми высокоуровневыми конструкциями, специфичными, в основном, именно для схем вычислительного характера.
Язык Автокод является двухуровневым:
- Автокод HDL – базовое подмножество языка;
- Автокод Stream – расширение базового языка за счет введения высокоуровневых языковых конструкций, значительно облегчающих процесс построения схем, особенно - схем вычислительного характера.
Соответственно, трансляция схемы, написанной на Автокоде, происходит в 3 этапа:
- трансляция исходного текста (файл с расширением .avt) с Автокода Stream на Автокод HDL, и запись результата трансляции во временный файл с расширением .avt.trans. Обнаруженные на этом этапе ошибки диагностируются в терминах файла с исходным текстом;
- трансляция текста из временного файла с Автокода HDL на язык VHDL, и запись результата трансляции в файл с расширением .vhd. Обнаруженные на этом этапе ошибки диагностируются в терминах временного файла;
- трансляция текста с VHDL (синтез схемы) в битовую последовательность, и запись результата в файл download.bit. Обнаруженные на этом этапе ошибки диагностируются в терминах файла .vhd.